

本稿では、低コストのアドイン・カード(エンドポイント)などで利用されるPHYチップを使うために必要なPIPEについて、基礎から説明する。ボードやFPGAにおいて、PIPEがどのように設計し、実装されているか、実際の基板を用いて詳しく解説する。

現在,組み込みシステムや産業機器の分野では,2008年の製品化へ向けてPCI Express インターフェースを備えた製品の開発が数多く進められています.特にx1/x4リンクのアドイン・カードなどといった安価で低消費電力のシステムで採用されるエンドポイント製品(表1)は,PHYチップとFPGA などを用いた2チップ構成で実現できます.

✓PHY チップのメリット/デメリット

PCI Express インターフェースを PHY チップで実現する場合, 2.5Gbps のシリアル・インターフェースと PIPE (PHY Interface for the PCI Express Architecture)という2種類のインターフェースを確立する必要があります(図1,図2). PIPE は, PHY チップとバックエンド回路(FPGA など)とを接続するクロック同期のパラレル・インターフェースです.このように多数の高速信号を扱うシステムにおいては,設計ノウハウや開発コスト,消費電力などさまざまな問題が存在します.実際に2チップで構成した場合のメリットとデメリットを次に記します.

1) PHY チップを用いるメリット

●PHYチップ(ASSP: Application Specific Standard

Product)を用いることで消費電力を抑制可能

- 上位層(MAC/トランザクション/データ・リンク)デ バイスを幅広く選択可能
- Beacon や Spread Spectrum Clock など PCI Express 規格専用機能に対応可能
- ●1 レーンあたり 20 ~ 30 ドル程度のコストで実現可能 例えば, FPGA + PHY では 10 ドル/レーン, FPGA の みでは 20 ドル/レーン
- ●標準インターフェースであるPIPEを用いることにより, 上位層デバイスを FPGA から ASIC(Application Specific Integrated Circuit)へシームレスに移行可能

2) PHY チップを用いた場合のデメリット

- ●パラレル・インターフェースの設計の難易度化(ネット数の増加)と部品点数の増加
- 電源系統の増加
- ●実装面積の増大(1チップ構成と比べて2チップ構成の 方が必要な面積が大きい)

2チップ構成では,FPGAの規模やI/Oピンの数に幅広い選択肢があります.必要なインターフェースや実現するアプリケーションに柔軟に対応できます.その反面,1チップの場合には必要ないPIPEによって基板面積が増大し,パターン設計が難しくなります.

2 PIPE インターフェースの基本

● PIPE インターフェースとは

PIPEとは,図1で示したように,PCS(Physical

KeyWord

PCI Express , PHY チップ , PIPE , PXPIPE , TI-PIPE , エンドポイント , アドイン・カード , SSTL , トポロジ 伝送線路シミュレーション , FPGA , ソフトIPコア

表1 PCI Express トポロジ構成要素

エンドポイントは,x1/x4 リンクのアドイン・カードなどの安価で低消費電力なシステムで採用される.PHY チップと FPGA を用いた2 チップ構成で実現する場合が多い.

項目	概要		
ルート・コン	I/O 構造の最上位階層デバイス.CPU やメモリ・サブ		
プレックス	システムを I/O として接続 .		
スイッチ	複数のPCI Express ポートを接続し,ポート間でのル ーティングやレイテンシ管理を行うデバイス.		
ブリッジ	レガシPCI システムへの接続など,デバイス相互接続性を確立.		
エンドポイント	タイプ00h コンフィグレーション空間ヘッダを有する デバイス.末端のモジュールとしてルート・コンプレ ックスやスイッチに接続される.		

Coding Sublayer)の機能を搭載したPHY チップと, MAC 層(Media Access Control Layer)機能を搭載した FPGA や ASIC の間を接続するための標準インターフェースです. PIPE の確立により, エンドポイント・デバイスを開発する ASIC ベンダや MAC 層の IP(Intellectual Property)コアを提供する IP コア・ベンダなどは共通した伝送プロトコルのもと, 開発できます.また FPGA から ASIC への移行や, FPGA のデバイス変更などをシームレスに行えます.

● PIPEの電気特性は定義されていない

PIPEの伝送は,データがクロックに同期したソース・シンクロナス転送方式を用います.PIPEには大別して四つの信号グループ(データ信号,コマンド信号,ステータ




図1 PCI Express を2 チップで構成した例

PCI Express の3 層構造のうち PHY で実現する部分とそれより上の上位層を表す.PHY チップと FPGA との間の配線グループが PIPE となる.

ス信号, クロック信号)が存在します. 各信号を**図**2に示します.

実はPIPE信号には,直流特性が定義されていません. PHYチップやASICなどによって使用する電気的なI/O規格は変わってきます.一般的には2.5V電源電圧ベースのSSTL-II Class I 規格(DDR SDRAMインターフェースと同じ)が用いられます(図3). SSTL-18や1.5V/1.8Vベースのインターフェースを用いる製品もあります.(p.47へ続く)



図2 PIPE インター フェースの概要

PHY チップとMAC 層間に接続される PIPE 信号を表す . PIPE はデータ信号 , ステータス大別で信号 , ステータス大別で信号 , また , 表は各信号 に ついての特徴を説明している .

信号名	ビット幅	方向	概要	周波数
TxDATA	8または16	入力	PHYデバイスへのパラレル・データ入力	125MHzまたは250MHz
RxDATA	8または16	出力	PHYデバイスからのパラレル・データ出力	125MHzまたは250MHz
TxDATAK	1または2	入力	TXDATAがデータなのかコントロール信号なのかを示す入力	125MHzまたは250MHz
RxDATAK	1または2	出力	RXDATAがデータなのかコントロール信号なのかを示す出力	125MHzまたは250MHz
COMMAND	7	入力	PHYへの動作コマンド制御用入力 (TxDetectRx/Loopback , TxElecIdle , TxCompliance , RxPolarity , Reset# , PowerDown[1:0])	-
STATUS	6	出力	PHYからのステータス通知用出力 (RxValid,PhyStatus,RxElecIdle,RxStatus[2:0])	
PCLK	1	出力	同期パラレル信号のクロック出力(立ち上がり同期) 125MHzまたは250MI	

Pro

1

2

3

5

App 1

PCI Expressアドイン・カード解体新書

D:フォーム・ファクタ

- アドイン・カード(CEM Specification)
- Full Size: 111.15mm x 312mm
- LowProfile: 68.9mm x 167.65mm
- 板厚: 1.57mm
- ●電力供給
 - +3.3V±9%: 最大3A
 - +12V±8%: 最大5.5A
- +3.3Vaux±9%:最大375mA
- 実装面高さ規定: 14.47mm ● はんだ面高さ規定: 2.67mm

- B:PHY チップ
- (Genesys Technology社 GL9714)
- PIPEインターフェース
- 8b/10b 符号化
- SERDES
- バッファ(FIFO)
- PLL
- クロック再生



A:Xilinx社の中規模FPGA (Spartan-3

- Xc3S4000-FG900)
- ●ユーザ・ロジック
- IP コアによる設計
- PIPEインターフェース
- DLL , CPU , RAM , FIFO
- などのインターフェース




図 A アドイン・カード解剖図 -

PCI Express エンドポイントとなる×4アドイン・カードの例

図Aで紹介したアドイン・カードの詳細を以下に解説し ます、また図Aの機能ブロック図を図Bに示します、

A: FPGA の役割と概要

米国 Xilinx 社の Spartan-3 を用いた今回のケースでは, PHY チップから PIPE インターフェースを介して伝送さ れたデータを, PCI Express エンドポイント用ソフト IP コアによって処理することでPCI Express リンクを制御 します. それにより, フロー制御やパケット化, エラー 通知,割り込み挿入など,MAC層を含めた上位層(ト ランザクション層,データ・リンク層)の機能をすべて 実現できます.


バースト転送方式でデータ伝送帯域を確保し, RAM などにダンピングする必要があるアプリケーションで は,ソフトIPコアのDMA(Direct Memory Access) コントローラを追加することで実現します.また, PIPE のデータ・クロック・タイミングは, FPGA内のDCM (Didgital Clock Manager)が持つ位相シフト機能や IOB(入出力ブロック)内にある遅延エレメントを用いて 調整できます(図C).

PCI Express of ~~

SSTL-II Class 1 VTT=1.25V R 25 R 50 VREF=1.25V

PIPE インターフェース

- SSTL-II I/O規格
- 125MHz/250MHz 動作
- サース・シンクロナス通信
- COMMAND/STATUSなど 各種制御信号
- 1レーンあたり8ビット/16ビットのデータ通信



B: PHY チップの役割と概要

E:IP コアによる設計

データ・リンク層の回路

● トランザクション層/

メモリ・コントローラ

● DMAコントローラ

● MAC層の回路

PHY チップは,物理層機能を実現します.PMA (Physical Media Attachment)層では,SERDESを含むアナログ・ブロックが内蔵されており,2.5Gbpsのシリアライズやデータからのクロック再生(CDR: Clock Data Recovery)機能などを実現します.また,PCS層で8b/10b符号化/復号化や,レーン間の位相を補償するためのエラスティック・バッファなどが搭載されています.選択するPHY チップが持つドライブ機能により,PIPE 転送時の動作モードが決定され,上位層への転送周波数やビット幅が定義されます.

C: PCI Express エッジの概要

ホスト・コンピュータ(ルート・コンプレックス・デバイス)との接続のための,電解金メッキ加工されたコネクタ端子です.2.5Gbpsの差動シリアル信号やエンドポイント・デバイスへの100MHzリファレンス・クロックが伝送されます.活線挿抜対応ピン(PRSNT*#)やローパワー・ステート(L2状態)からの復帰用信号(WAKE#)などもアサインされています.

Pro

1

2

3

4

5

App 1


D:フォーム・ファクタの概要

PCI Express プロトコルには,58以上のフォーム・ ファクタが存在します. その中でも, 図Aのようなアド イン・カードの場合, CEM Specification により各 フォーム・ファクタが定義されています.特にオープ ン・システムで使用する場合,部品やケーブル,ボード の干渉を防止するためにはこの規定に準拠する必要があ ります.


E:IPコアによる設計の概要

PCI Express の設計において, FPGA や ASIC に搭載 する IP コアには, 主に物理層の IP コア(PHY チップ機 能)と上位層の IP コア(エンドポイント・ブロック機能) が存在します. Xilinx 社の Virtex-5 LXT/SXT ファミ リでは、PCI Express の PHY 機能として RocketIO GTP トランシーバを使用できます。エンドポイント・ ブロック機能はハード・マクロで内蔵しています.

2チップのハードウェア構成の場合,ソフトIPコアを 組み込めます.各IPベンダ(FPGAベンダ,米国 NorthWest Logic 社や米国 PLD Applications 社)から PIPE インターフェースの種類(標準 PIPE, PXPIPE, TI-PIPE など)や FPGA の種類に最適化されたソフト IP コアが提供されています。



図B アドイン・カードの機能プロッ クの例



図C

FPGA の役割と概要

アドイン・カードに搭載された FPGA の機能 を示す、特にMAC層の処理とソフトIPコア で実装したDMA, PHYチップの関係を表す.

● PHY チップが提供する PIPE の仕様

以下に各ベンダが供給するPHYチップの特徴について紹介します(表2).

1)GL9711/GL9714

台湾 Genesys Logic 社の GL9711/9714 は , 8 ビットの動作モードでも PCLK の周波数を 125MHz に抑え , DDR 転送を用いて帯域を確保していることが特徴です . 動作モードを3種類の中から選択でき , 最大で×4リンクを確立できます . PIPE の入出力信号は規格の定義に準拠しています .

2) PX1011A/PX1012A

オランダNXP Semiconductors 社のPX1011A/PX1012Aは,TX/RXにそれぞれ同期クロックを採用しており,MAC層デバイスとのタイミング調整が容易です.8ビット・モードの動作のみをサポートしているため,ピン数が少なく小型パッケージを実現しているのが特徴です.


3)XIO1100

米国 Texas Instruments社の XLO1100は, GL9711/GL9714と同じようにDDR 転送を用いることで帯域を確保しているのが特徴です。また, PX1011A/PX1012Aと同じように入出力に異なるクロックを用いています。電源電圧の変更によりI/O規格として1.5Vまたは1.8Vのインターフェースを利用可能です。

<mark>3⊃</mark> PIPE 設計ガイドライン

● 配線長や遅延に対する制約はPIPEによって異なる

前述したように PIPE には規格化された電気的特性はありません.従って使用する PHY チップと FPGA/ASIC のIO 規格に準じた設計をする必要があります. DDR メモリ・インターフェースに代表されるように,高速ディジタル・



項目	パラメータ	最 小	標準	最大	単位
VDD	電源電圧	VDDQ	-	N/A	V
VDDQ	出力電源電圧	2.3	2.5	2.7	V
VREF	入力リファレンス電圧	1.15	1.25	1.35	V
VTT	終端電源	VREF - 0.04	VREF	VREF + 0.04	V
VIH(DC)	入力 " H " 電圧(DC)	VREF + 0.18	-	VDDQ + 0.3	V
VIL(DC)	入力 " L " 電圧(DC)	- 0.3	-	VREF - 0.18	V
VIH(AC)	入力 " H " 電圧(AC)	VREF + 0.35	-		V
VIL(AC)	入力 " L " 電圧(AC)	-	-	VREF - 0.35	V
Tcyc125 ^{i±}	125MHzクロック・サイクル時間	7.98	8	8.02	ns
Tcyc250 ^{i±}	250MHzクロック・サイクル時間	3.99	4	4.01	ns

注: Genesys Logic社 GL9714の場合

図3 SSTL-II 電気的特性⁸⁾

入力電圧レベルや振幅の規定など一覧. 製品によって特性が変わる場合もあるため, 伝送線路解析や接続するデバイスとの電気的適合性を検証する際に確認が必要.

表2 **さまざまな**PHY チップとPIPE **の仕様** 4 § 5 § 6)

名 称		PIPE	PXPIPE	TI-PIPE	
対応するPHYチップ		Genesys Logic社製 GL9711/GL9714	NXP Semiconductors 社製 PX1011A/PX1012A	Texas Instruments 社製 XIO1100	
同期クロック		1本のPCLKを用いてすべての データをクロッキング	PHY からのRXCLK(PCLK)出力 PHYへのTXCLK 入力	PHY からのRXCLK(PCLK)出力 PHY への TXCLK 入力	
転送モード	8ビット・モード	125MHz DDR(PCLK両エッジ を用いた動作)250MHz SDR	250MHz SDR(RXCLK/TXCLK の 立ち上がり同期)	125MHz DDR (RX_CLK/TX_CLKの両エッジを用いた動作)	
	16 ビット・モード	125MHz SDR(PCLK の立ち上がり同期)	-	125MHz SDR (RX_CLK/TX_CLKの立ち上がり同期)	
I/O規格		2.5Vベース SSTL-II Class1	2.5Vベース SSTL-II Class1	1.5V または 1.8V $(V_{DD_IO}$ 供給電圧によって変更 $)$	

Pro

1

2

3

4

o _

インターフェースを設計する際は,事前のトポロジ検討と 配線仕様の策定が信号品質やタイミングの確保のために重 要です.

1)標準PIPEインターフェース

● PCLK 同期の TX データ・グループおよび RX データ・ グループは等長等遅延配線とする。

2) PXPIPE およびTI-PIPE

- TX データ・グループを等長等遅延配線とする.
- ●RXデータ・グループを等長等遅延配線とする.
- TX グループと RX グループの間の配線長規定はない.

3) SSTL-II I-O 規格の伝送線路設計

● SSTL-II I-O 規格を用いる場合は出力端にシリーズ抵抗 を,終端にプルアップ抵抗を挿入する.

シリーズ抵抗値 = 配線の特性インピーダンス - ドライバ の出力インピーダンス = 約25

プルアップ抵抗値 = 特性インピーダンス = 約50

ただし、伝送線路解析ツールを用いてトポロジを検討し、 シミュレーションで最適な値を決める必要があります.

4) クロストークと同時スイッチング・ノイズ

PIPEには8ビット動作モード周波数250MHzで1レーンあたり32本,16ビット動作モード周波数125MHzで1レーンあたり50本の配線が存在します。さらに等長等遅延配線指定をした場合,PHYチップと上位層デバイス間にはPIPE配線が集中します。BGA(Ball Grid Array)パッケージのLSI間のレイアウトが重要になります(図4).




図4 PIPE 配線レイアウト

PIPE の配線レイアウト図.実際の配線は層構成や基板サイズなどにより変化するが,配線同士の間隔はクロストークを抑制するために重要である.

PIPEバスの配線を等長にするために、配線経路が蛇行状にならざるを得ない個所がいくつか発生します。ほかの信号との干渉や、PIPEバス内での同時遷移によるスイッチング・ノイズを低減するためには、配線同士のすき間の確保やシールド配線、ガード・グラウンドの設置などを考慮に入れてピン配置や部品配置を検討する必要があります。

● トポロジ設計手法

次に伝送線路解析ツールを用いたPIPEのトポロジ策定と波形シミュレーション結果を,実基板での波形結果と比較して解説します.

図5(b)はトポロジ検討を実施したブロックと250MHzでクロック・パターンを伝送したときの受信端でのポスト・シミュレーション結果です.立ち上がりが若干,鈍っていてリンギングが観測できますが,受信デバイスのDC特性(*V_{IH}*, *V_{IL}*)を超えない範囲なので問題ありません.

次に**図5(c)**に実際の基板での実測波形を確認してみます.立ち上がりエッジと立ち下がりエッジの挙動は,ほぼ等価と見ることができます.

これらの結果から,トポロジ検討結果やポスト・シミュレーション結果を回路設計やアートワーク設計にフィードバックすることにより,実基板の信号品質に関するリスクを低減できます.受信端デバイスの電気的特性へのトレラント(相互接続性)を事前に確認できます.

✓ PCI Express ソフトIP コアの実装例

PCI ExpressのソフトIPコアは、各社から提供されています。設計例としてPLD Applications 社が提供するソフトIPコアを例にとって紹介します。専用のGUI(図6)を用いて、PCI Expressの各層の設定に必要なパラメータを任意に入力することでIPコアの設計を行います。IPコアの最上位ラッパ・ファイルを生成できます。


この最上位のラッパは、IPコアの各パラメータ情報やポートの宣言、IPコアのインスタンスなどが表記されたソース・ファイルになります(リスト1). このラッパ・ファイルを用いてFPGAに組み込むほかの回路を接続します. Xilinx社のFPGAを用いる場合は、統合設計ツールである「ISE」を用いて論理合成や配置配線を行います.

ソフト IP コアの生成や設計は前述したように専用のGUI や上位階層のラッパ・ファイルをカスタマイズすることに

(a) 伝送線路解析モデル

図 5 トポロジ解析と実波形の比較

(a)はPIPE信号の配線トポロジ を等価回路で表現している.(b) はIBISモデルを用いた伝送線路 解析結果で,250MHzの信号を伝 送した場合の受信端波形のシミュ レーション結果になる .(c)は (a)で示した配線トポロジで実際 に設計した基板における観測波形 で,ドライブI/OはSSTL-II Class1 規格になる.



(b) 伝送線路解析結果

(c) 実波形観測結果

より設計できます.

PIPE インターフェースのピン配置やタイミング制約な どはすべて ISE を用いて設定します. ピン配置については ISE の機能のPACE(Pinput and Area Constraints Editor) を用いて, PHY チップとの相関関係を確認しながら設定す る手法が,視覚的にも分かりやすく有効です(図7).

ユーザ制約を設定することにより,論理合成/テクノロ ジ・マッピング/配置配線の各プロセスに最適なインプリメ ンテーションを行えます.




図6 ソフトIP コア設計用GUI イメージ

IPコアの各パラメータの設定や特性を, GUIを用いて 設定・設計することが可能.

PHY チップと PIPE の今後

現在 PCI-SIG は, すでに次世代 PCI Express として 5.0Gbps のシリアル通信を行う Generation 2(Gen2)を規格

リスト1 ラッパ・ファイルのソース・コード例

IP コアのラッパ・ファイルの記述. GUI によって設計した情報がすべてこの ラッパ・ファイルで確認できる.

```
// PARAM: PRV_DEV_TYPE 0
// PARAM: PRV TARGET TECHNO 1
                                     ソフトIPコアの
// PARAM: PRV_INTERFACE_TYPE 1
                                     各パラメータ宣言
  PARAM: PRV_LANGUAGE 1
// PARAM: PRV STR LANGUAGE 'Verilog-95'
// PARAM: PRV_NB_DMA 8
// PARAM: PRV_DMA_CPL_TO 20
module Design_Wave_PIPE (
   clk.
   rstn.
   srst,
                              FPGAデザインとの接続用
   npor,
                              IPモジュールのポート宣言
   test mode,
   rstn_out,
      .clk (clk),
      .rstn (rstn),
                             ソフトIPコアのインスタンス
      .srst (srst),
      .npor (npor),
      .test mode (test mode),
      .rstn_out (rstn_out),
      .npor_out (npor_out),
```

Pro

App 1




図7 PACE を用いたピン配置例

BGA パッケージのピン配置を確認しながらピンの位置を決定することが可能. PIPE のピン配置では, PHY チップのピン位置との相関位置関係を確認しながら設定することによって配線レイアウトをイメージしやすい.

化しました.現在の製品化への需要としてはRev1.1 が主要となっていますが,2008年にはGen2に対応した部品がリリースされます. Gen2のPIPEについても検討が進められており, PHY Interface for the PCI Express Architecture Draft Version 1.87として,暫定的な状態ですが規定されています.

PIPE Draft Version 1.87では,Gen2対応のため,転送周波数が500MHz(5Gbpsシリアル・リンクの場合の,PIPE 8 ビット・モード動作)という非常に高速なインターフェースが定義されています.また,上位互換性を保持するため,2.5Gbpsと5Gbpsのレート・コントロール・ポートや,ディエンファシス・レベルの選択ポート,シリアル信号の差動振幅のコントロール・ポートなどが追加されています(表3). PCI Express Gen2システムにおいても,2チップ構成による低消費電力・低コストのソリューションはさまざまな分野で必要になります.そこにはまた新しいPIPE(PIPE2)インターフェースの構築方法と実装方法が必要になってくると考えられます.

* * *

PCI Express を採用したシステム設計では,どうしても 2.5Gbps の高速シリアル・インターフェースに目が向いて しまいます.しかし,この多ビットのソース・シンクロナス通信を行う PIPE インターフェースの設計にも配慮が必要です.

表3 Gen2 対応 PIPE(PIPE2)で追加されたコマンド信号(10)

信号名	ビット幅	方向	概要
Rate	1	入力	リンク信号の周波数を制御
TxDeemph	1	入力	De-Emphasis レベルの制御
TxMargin[2:0]	3	入力	シリアル信号の出力電圧レベルを 制御
TxSwing	1	入力	シリアル信号の出力振幅を制御

PCI Express の規格団体である PCI-SIG の規格認定試験では, PIPE の仕様や動作を確認することはありません. しかし, MAC層で検知された予測できないような誤動作の多くは, PIPE の高速パラレル・インターフェースのタイミング・エラーやビット落ちなどが原因です.

FPGAの遅延エレメントや位相シフトなどの機能を用いてタイミング問題を改善することも可能です.しかし,信号品質の改善や次回の設計へフィードバックするために,本稿で示したPIPEの概要を理解した上で配線仕様を考慮し,伝送線路解析を行うというアプローチを提案します.

参考・引用*文献

- PCI-SIG; PCI Express Base Specification Revision 1.1, March, 2005.
- (2) PCI-SIG; PCI Express Card Electromechanical Specification Revision 1.1, March, 2005.
- (3) Board Design Guidelines for PCI Express Architecture
- (4) Genesys Logic; GL9714 Datasheet Revision 1.30, Feb, 2007.
- (5) NXP Semiconductors; PX1011A/PX1012A Product data sheet Rev.02, May, 2006.
- (6) Texas Instruments; XIO1100 Data Manual, June 2006.
- (7) PCI-SIG; PCI Express Base Specification Revision 2.0, December, 2006.
- (8) JEDEC Solid State Technology Division; STUB SERIES TER MINATED LOGIC FOR 25 VOLTS(SSTL_2), September, 1998.
- (9) Intel; PHY Interface for the PCI Express Architecture Ver sion 1.00, June, 2003.
- (10) Intel; PHY Interface for the PCI Express Architecture Draft Version 1.87, 2006.

ふくだ・みつはる (株)PALTEK

<筆者プロフィール> -

福田光治. テクニカル・スペシャリスト FAE として, 高速インターフェースや電源分野を担当.